دانلود ترجمه مقاله طراحی و اجرای پویا و قابل اطمینان با کانال مجازی برای شبکه بر روی تراشه (chip) (دانلود فوری)

ترجمه مقاله طراحی و اجرای پویا و قابل اطمینان با کانال مجازی برای شبکه بر روی تراشه (chip)

ترجمه مقاله طراحی و اجرای پویا و قابل اطمینان با کانال مجازی برای شبکه بر روی تراشه (chip) در 9 صفحه فارسی ورد قابل ویرایش با فرمت doc به همراه اصل مقاله انگلیسی

مشخصات فایل

تعداد صفحات 9
حجم 0 کیلوبایت
فرمت فایل اصلی doc
دسته بندی مهندسی کامپبوتر و فناوری اطلاعات

توضیحات کامل

ترجمه مقاله طراحی و اجرای پویا و قابل اطمینان با کانال مجازی برای شبکه بر روی تراشه (chip) در 9 صفحه فارسی ورد قابل ویرایش با فرمت doc به همراه اصل مقاله انگلیسی



عنوان فارسی :

طراحی و اجرای پویا و قابل اطمینان با کانال مجازی برای شبکه بر روی تراشه (chip)

عنوان انگلیسی :

Design and Implementation of Dynamic Reliable Virtual Channel for Network-on-Chip

تعداد صفحات فارسی : 9 صفحه ورد قابل ویرایش

سطح ترجمه : متوسط

شناسه کالا : brjj

دانلود رایگان مقاله انگلیسی : http://ofmas.ir/dlpaper/brjj.pdf

دانلود ترجمه فارسی مقاله : بلافاصله پس از پرداخت آنلاین 6 هزار و 500 تومان قادر به دانلود خواهید بود .


بخشی از ترجمه :


چکیده
مسئله  قابلیت اطمینان مانند طراحی متحمل خطا به عنوان soft error (خطای نرم افزاری) به علت اندازه گیری تکنولوژی IC می باشد ، ولتاژ منبع تغذیه پایین و اثرات حرارتی سنگین، منجر به یک  چالش در زمینه NoC  ((Network-on-Chip)شبکه بر روی تراشه) شده است   . روتر یکی از عناصر هسته (core) از NoC ، و کانال های مجازی بر اساس فلیپ فلاپ می باشد ، و  شلوغترین  منطقه عنصر حساس soft error ، روتر است. تمرکز بر این مشکل قابل اعتماد معماری کانال مجازی  پویا را شکل می دهد   که در این مقاله ارائه شده است. این موارد  استفاده از کانال های مجازی را مشخص کرده و   برای تنظیم پیکربندی فیزیکی آن را مورد حمایت قرار می دهد  و  بدون هیچ حفاظتی، افزونگی دوگانه و TMR (افزونگی مدولار سه گانه) مورد نیاز و انعطاف پذیری را خواهیم داشت . در مقایسه با نمونه TMR طراحی کانال مجازی، نتایج ترکیبی را نشان می دهد که روش ما   دستیابی به ساختار مقاوم چند خطا  نزدیک به  3 برابر بهره برداری از منابع در حالت ایده آل و 13.8٪ هزینه اضافی در یک منطقه قابل تغییر می باشد .

Abstract

Reliability issue such as soft error due to scaling IC technology, low voltage supply and heavy thermal effects, has caused fault tolerant design be a challenge for NoC(Network-on-Chip). The router is a core element of the NoC, and the virtual channel based on flip-flop which occupies most of the area is the most sensitive element to soft error of the router. Focus on this problem, a dynamic reliable virtual channel architecture is proposed in this paper. It can detect the utilization of the virtual channel to adjust physical configuration to support for no-protection, dual redundancy and TMR (triple modular redundancy) requirements in flexibility. Compared with typical TMR virtual channel design, the synthesis results show that our method can achieve several fault tolerant structures switch with near 3 times resource utilization in ideal case and only 13.8% extra area cost.


توضیحات بیشتر و دانلود



صدور پیش فاکتور، پرداخت آنلاین و دانلود

پاسخ دهید

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *